Google公布了TPU2板的顶视图，以及该板的前面板连接器的特写。TPU2的四个板象限中共享板配电系统。我们认为四个TPU2板象限也通过一个简单的网络交换机共享网络连接。它看起来像每个电路板象限是一个单独的子系统，而这四个子系统在电路板上没有彼此连接。

　　TPU2板的顶视图：A是四个带散热片的TPU2芯片; B是每个TPU2两根BlueLink 25GB / s电缆; C是每个板的两条全向路径架构（OPA）电缆; D是电源连接器的背面，E最有可能是网络交换机

　　前面板连接看起来像一个QSFP网络连接器，其两侧有四个方形横截面连接器，这是我以前没有看到的。IBM BlueLink规范在最小25 GB / s配置（称为“子链路”）中的每个方向（总共16个通道）上定义了八个200 Gb /秒信号通道。Google是OpenCAPI的成员，也是OpenPowerFoundation的创始成员，所以BlueLink是有道理的。

　　TPU2前面板连接

　　电路板正面中心的两个连接器看起来像带有铜双绞线的QSFP型连接器，而不是光纤。这就提供了两个选择——10 Gb /秒以太网或100 Gb /秒英特尔全向路径架构（OPA）。两个100 Gbps OPA链路可以组合成一个25 GB / s的聚合双向带宽，这与BlueLink速度是相匹配的，所以我们认为它是Omni-Path。

　　这些铜缆，蓝链或OPA都不能在最大信号速率下运行超过3米或10英尺。它以3米物理跨距将链接着CPU和TPU2板的互连拓扑结合在一起。Google使用彩色电缆；而我的猜测是，这使组装更容易，而且没有布线错误。请参见上图中最前面连接器下方的电缆颜色的贴纸。我们认为，颜色编码是Google计划大规模部署这些TPU2机柜的标志。

　　白色电缆最有可能是1 Gb /秒以太网系统管理网络。我们没有看到Google可以将管理网络连接到照片中的TPU2板。但是，基于白色电缆的路由，我们可以假设Google将管理网络从后端连接到处理器板。也许处理器板通过OPA连接管理和评估TPU2板的健康状况。

　　Google的TPU2机架机柜具有双边对称性。在下图中，我们翻转了处理器机架D以将其与处理器机架A进行比较。这两个机架是相同但相互镜像的图像。之后的图，很明显，机架B和C也是彼此的镜像。

　　将两个CPU机架与机架D进行比较

　　将两个CPU机架与机架C进行比较

　　Google的照片中没有足够的可见的连线来确定确切的互连拓扑，但它看起来像是一种超网格互连。

　　我们相信，CPU板是标配英特尔至强双socket主板，适合Google的1.5英寸服务器外形尺寸。它们是当前一代主板设计，考虑到它们有OPA，它们可能是Skylake板（参见下面的功耗讨论）。我们相信它们是双socket主板，仅仅是因为我还没有听说过许多单socket主板是通过英特尔供应链的任何一部分发货的。但是随着新市场进入者，如具有“Naples”Epyc X86服务器芯片的AMD，和具有Centriq ARM服务器芯片的Qualcomm强调单socket配置，atv，这种情况可能会有所改变。

　　我们认为Google将每个CPU板连接到一个TPU2板上，使用两条OPA电缆实现了25 GB / s的总带宽。这种一对一的连接解决了TPU2的一个关键问题——Google以TPU2芯片与Xeon插座的比例为2：1的方式设计了TPU2 stamp。也就是说，每个双插槽Xeon服务器都有四个TPU2芯片。

　　TPU2加速器与处理器的这种紧密耦合与深度学习训练任务中GPU加速器的4：1至6：1的典型比例大不相同。低2：1的比例表明，Google保留了原始TPU中使用的设计理念：“与GPU相比，TPU在理念上更接近于FPU（浮点单元）协处理器。”处理器在Google的TPU2架构中仍然有很多工作要完成，但它正在将所有的矩阵数学卸载到TPU2上去。

　　我们看不到TPU2 机柜中的任何存储。大概这是在下图中大束蓝色光缆所追踪的那样。数据中心网络连接到CPU板，但是并没有光纤电缆连接到机架B和C上，同样，TPU2板上没有网络连接。

　　许多光纤带宽连接到Google数据中心的其余部分

　　每个机架有32个计算单位，无论是TPU2还是CPU都是如此。因此，每个机柜中有64个CPU板和64个TPU板，共有128个CPU芯片和256个TPU2芯片。